# INTRODUCCIÓN AL DISEÑO LÓGICO

## Trabajo Entregable 1

1er semestre 2026

Dylan clatt 03772/9

Francisco Saenz 03897/3

Leonel Villca Morales 03801/6

Lucas Tolcach 03778/7

En este trabajo se trata el diseño de un sistema digital que pueda manejar la prioridad de varias señales de entrada y mostrar el resultado tanto en código binario como en forma visual. El planteo parte de 16 sensores lógicos, identificados de $S_0$ a $S_{15}$, que se activan en nivel bajo (0 lógico). Cada sensor tiene una prioridad definida: $S_0$ es el de menor importancia y $S_{15}$ el de mayor. La idea es que, si se activan varios sensores al mismo tiempo, el sistema reconozca automáticamente cuál tiene la prioridad más alta y lo represente en una salida codificada de 4 bits. Por ejemplo, si se activan $S_9$ y $S_4$, la salida debe mostrar el número 9 en binario (1001), porque $S_9$ tiene mayor prioridad que $S_4$.

Además de la salida codificada, el número obtenido (entre 00 y 15) se debe mostrar en dos displays de 7 segmentos, uno para las unidades y otro para las decenas, de manera que la lectura sea clara y directa. Como no se sabe de antemano si se van a usar displays de ánodo común o de cátodo común, el circuito debe incluir una entrada adicional (KC/AC) que permita seleccionar la configuración correcta según el tipo de display.

1. **Diagrama en bloques**: dividir el sistema en partes funcionales, desde las entradas de los sensores hasta las salidas hacia los displays.
2. **Tablas de verdad**: definir cómo se relacionan las entradas y salidas en cada bloque.
3. **Funciones lógicas**: obtener expresiones simplificadas mediante Mapas de Karnaugh.
4. **Implementación con compuertas**: traducir las funciones en un circuito real.
5. **Diagrama de conexiones**: mostrar cómo se interconectan los bloques y cómo se adaptan las salidas a los dos tipos de display.
6. **Cálculo de resistencias limitadoras**: analizar las condiciones eléctricas de los LEDs de los displays (tensión de alimentación, caída de voltaje y corrientes mínimas y máximas) para determinar los valores de resistencias que aseguren un funcionamiento seguro.

## ***Diagrama en bloques***

Decidimos dividir el circuito en 4 bloques principales, el bloque 1 qué es el que analiza las entradas $S_0..S_{15}$ y determina la salida en 4 bits en base al sensor de mayor prioridad activo (en bajo). El bloque 2 define, en base a los 4 bits de salida del bloque 1, los números que se deben mostrar en cada display, y decidimos que este bloque tenga 5 salidas, un bit D que define el número que se debe mostrar en el display de las decenas (1 o 0), y 4 bits $U_3$ $U_2$ $U_1$ $U_0$ para definir el número que se mostrará en el display de las unidades (de 0 a 9).Luego, el bloque 3 se divide en 2, uno para cada display, ya que en base al número que se debe representar en cada uno, se activará o no cada uno de los 7 leds que lo componen. En este bloque se interpreta que número se debe mostrar y sus 7 salidas corresponden a estos 7 leds, se pondrán en alto si se deben encender y en bajo en caso contrario. Una vez que se obtienen las 7 salidas de cada bloque, pasan por un último bloque mas, el bloque 4, en donde además de entrar las 7 salidas del bloque 3, también entra un bit KA que indica si el display es de ánodo común o de cátodo común. Una vez se decide que tipo de display se utiliza, se utiliza el bit para decidir las salidas finales de cada uno de los leds.




Representación gráfica del circuito (Fig. 1)

***Bloque 1***

| $S_{15}$ | $S_{14}$ | $S_{13}$ | $S_{12}$ | $S_{11}$ | $S_{10}$ | $S_9$ | $S_8$ | $S_7$ | $S_6$ | $S_5$ | $S_4$ | $S_3$ | $S_2$ | $S_1$ | $S_0$ | $X_3$ | $X_2$ | $X_1$ | $X_0$ |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 0 | x | x | x | x | x | x | x | x | x | x | x | x | x | x | x | 1 | 1 | 1 | 1 |
| 1 | 0 | x | x | x | x | x | x | x | x | x | x | x | x | x | x | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | x | x | x | x | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | x | x | x | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | x | x | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | x | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | x | 0 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | x | 0 | 1 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | x | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | x | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | x | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | x | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | x | 0 | 0 | 0 | 1 |

| | | | | | | | | | | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |

Tabla de verdad del bloque 1 (tab.1)

Funciones lógicas de bloque 1:

$$X_3 = \overline{S_{15}} + \overline{S_{14}} + \overline{S_{13}} + \overline{S_{12}} + \overline{S_{11}} + \overline{S_{10}} + \overline{S_9} + \overline{S_8}$$

$$X_2 = (\overline{S_{15}} + \overline{S_{14}} + \overline{S_{13}} + \overline{S_{12}}) + (S_{15} \cdot S_{14} \cdot S_{13} \cdot S_{12} \cdot S_{11} \cdot S_{10} \cdot S_9 \cdot S_8) \cdot (\overline{S_7} + \overline{S_6} + \overline{S_5} + \overline{S_4})$$

$$X_1 = (\overline{S_{15}} + \overline{S_{14}}) + (S_{15} \cdot S_{14} \cdot S_{13} \cdot S_{12}) \cdot (\overline{S_{11}} + \overline{S_{10}}) + (S_{15} \cdot S_{14} \cdot S_{13} \cdot S_{12} \cdot S_{11} \cdot S_{10} \cdot S_9 \cdot S_8) \cdot (\overline{S_7} + \overline{S_6}) +$$
$$(S_{15} \cdot S_{14} \cdot S_{13} \cdot S_{12} \cdot S_{11} \cdot S_{10} \cdot S_9 \cdot S_8 \cdot S_7 \cdot S_6 \cdot S_5 \cdot S_4) \cdot (\overline{S_3} + \overline{S_2})$$

$$X_0 = \sum_{i \in \{1,3,5,7,9,11,13,15\}} \left( \prod_{j=i+1}^{15} (S_j) \cdot \overline{S_i} \right)$$

## ***Bloque 2***

| $X_3$ | $X_2$ | $X_1$ | $X_0$ | $D_0$ | $U_3$ | $U_2$ | $U_1$ | $U_0$ |
|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 |
| 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |

| | | | | | | | | |
|---|---|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |

Tabla de verdad del bloque 2(Tab.2)

| $X_3 X_2 \backslash X_1 X_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 1 | 1 | 1 |
| 01 | 1 | 1 | 0 | 0 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 0 | 0 | 0 | 0 |

Mapa de Karnaugh de $D_0$ del bloque 2(Tab.2)

Función lógica: $D_0 = \overline{X_3} \cdot \overline{X_2} + \overline{X_3} \cdot \overline{X_1} = \overline{X_3} \cdot (\overline{X_2} + \overline{X_1})$



| $X_3 X_2 \backslash X_1 X_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 0 | 0 | 0 |
| 01 | 0 | 0 | 1 | 1 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 0 | 0 | 0 | 0 |

Mapa de Karnaugh de $U_3$ del bloque 2(Tab.2)

Función Lógica: $U_3 = \overline{X_3} \cdot X_2 \cdot X_1$




| $X_3 X_2 \backslash X_1 X_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 1 | 0 | 0 |
| 01 | 0 | 0 | 0 | 0 |
| 11 | 0 | 0 | 0 | 0 |
| 10 | 1 | 1 | 1 | 1 |

Mapa de Karnaugh de $U_2$ del bloque 2(Tab.2)

Función Lógica: $U_2 = \overline{X_2} \cdot \overline{X_1} + X_3 \cdot \overline{X_2}$



| $X_3 X_2 \backslash X_1 X_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 0 | 1 | 1 |
| 01 | 0 | 0 | 0 | 0 |
| 11 | 1 | 1 | 0 | 0 |
| 10 | 1 | 1 | 0 | 0 |

Mapa de Karnaugh de $U_1$ del bloque 2(Tab.2)

Función Lógica: $U_1 = \overline{X_3} \cdot \overline{X_2} \cdot X_1 + X_3 \cdot \overline{X_1}$




| $X_3 X_2 \backslash X_1 X_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 1 | 0 | 0 | 1 |
| 11 | 1 | 0 | 0 | 1 |
| 10 | 1 | 0 | 0 | 1 |

Mapa de Karnaugh de $U_0$ del bloque 2(Tab.2)

Función Lógica: $U_0 = \overline{X_0}$




## ***Bloque 3***

Este bloque está dividido en 2 sub bloques, en donde se definen los leds que se prenderán de cada uno de los displays, en base a los bits de entrada, de los cuales 1 va al bloque 3a, que es el del display de las decenas, y otros 4 van al bloque 3b, que es el display de unidades.

| $D_0$ | $A_1$ | $B_1$ | $C_1$ | $D_1$ | $E_1$ | $F_1$ | $G_1$ |
|---|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |

Tabla de verdad del bloque 3a (Tab.3a)

$$Función\ Lógica\ A_1 = \overline{D_0}$$
$$Función\ Lógica\ B_1 = 1$$
$$Función\ Lógica\ C_1 = 1$$
$$Función\ Lógica\ D_1 = \overline{D_0}$$
$$Función\ Lógica\ E_1 = \overline{D_0}$$
$$Función\ Lógica\ F_1 = \overline{D_0}$$
$$Función\ Lógica\ G_1 = 0$$

Vemos que $B_1$ y $C_1$ se mantienen constantes en alto, mientras que $G_1$ se mantiene constante en bajo, mientras que el resto de salidas ($A_1$, $D_1$, $E_1$ y $F_1$) tienen todas exactamente el siguiente circuito:




| $U_3$ | $U_2$ | $U_1$ | $U_0$ | $G_2$ | $F_2$ | $E_2$ | $D_2$ | $C_2$ | $B_2$ | $A_2$ |
|---|---|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |

| | | | | | | | | | | |
|---|---|---|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |

Tabla de verdad del bloque 3b (T.3b)

| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 0 | 0 | 1 | 1 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 1 | X | X |

Mapa de Karnaugh de G del bloque 3b (T.3b)

$$Función\ Lógica:\ G_2 = U_3 + (U_2 \cdot \overline{U_1}) + (U_2 \cdot \overline{U_0}) + (\overline{U_3} \cdot \overline{U_2} \cdot U_1)$$




| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 0 |
| 01 | 1 | 1 | 0 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 1 | X | X |

Mapa de Karnaugh de $F_2$ del bloque 3b (T.3b)

$$Función\ Lógica:\ F_2 = U_3 + U_2 \cdot \overline{U_1} + U_2 \cdot \overline{U_0} + \overline{U_1} \cdot \overline{U_0}$$




| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 1 |
| 01 | 0 | 0 | 0 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 0 | X | X |

Mapa de Karnaugh de $E_2$ del bloque 3b (T.3b)

$$Función\ Lógica:\ E_2 = \overline{U_2} \cdot \overline{U_0} + U_1 \cdot \overline{U_0}$$



| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 1 | 1 |
| 01 | 0 | 1 | 0 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 0 | X | X |

Mapa de Karnaugh de $D_2$ del bloque 3b (T.3b)

$$Función\ Lógica\ D_2 = U_3 \cdot U_2 + U_3 \cdot U_1 + U_1 \cdot \overline{U_0} + U_2 \cdot \overline{U_1} \cdot U_0 + U_3 \cdot \overline{U_1} \cdot \overline{U_0} + \overline{U_2} \cdot \overline{U_0}$$




| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 1 | 1 | 0 |
| 01 | 1 | 1 | 1 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 1 | X | X |

Mapa de Karnaugh de $C_2$ del bloque 3b (T.3b)

$$Función\ Lógica\ C_2 = \overline{U_3} \cdot U_2 + \overline{U_3} \cdot \overline{U_2}.\overline{U_1} + U_3 \cdot \overline{U_2}.\overline{U_1} + \overline{U_3} \cdot U_1.U_0$$

$C_2 = U_3 + U_2 + \overline{U_1} + U_0$ (negando C y aplicando De Morgan PREGUNTAR)




| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 1 | 1 | 1 |
| 01 | 1 | 0 | 1 | 0 |
| 11 | X | X | X | X |
| 10 | 1 | 1 | X | X |

Mapa de Karnaugh de $B_2$ del bloque 3b (T.3b)

$$Función\ Lógica\ B_2 = \overline{U_2} + U_3 + \overline{U_1} \cdot \overline{U_0} + U_0 \cdot U_1$$



| $U_3 U_2 \backslash U_1 U_0$ | 00 | 01 | 11 | 10 |
|---|---|---|---|---|
| 00 | 1 | 0 | 1 | 1 |
| 01 | 0 | 1 | 1 | 1 |
| 11 | X | X | X | X |
| 10 | 1 | 1 | X | X |

Mapa de Karnaugh de $A_2$ del bloque 3b (T.3b)

$$Función\ Lógica\ A_2 = U_3 + U_1 + U_2 \cdot U_0 + \overline{U_2} \cdot \overline{U_0}$$




## ***Bloque 4***

El bloque 4 es el selector, sirve para ajustar las entradas al display dependiendo de si este es de ánodo común o de cátodo común. si es de cátodo común (KA=0), las entradas A..G se mantienen idénticas a como ingresaron, pero si es de ánodo común (KA=1), estas se invierten, es decir, se hace un XOR para cada led entre su respectiva entrada y KA.
Dado que el comportamiento del selector es idéntico para cada segmento, se analiza el caso general de una entrada X. La función obtenida se replica para cada una de las señales A–G, implementando mediante compuertas XOR en paralelo.

| KA | X | X* |
|---|---|---|
| 0 | 0 | 0 |

| | | |
|---|---|---|
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Tabla de verdad del bloque 4(Tab. 4)

## ***Diagramas de conexiones del circuito diseñado***

Para display de ánodo común:




Para display de cátodo común:




**Cálculo de resistencias limitadoras.**

Cada segmento del display deberá tener una resistencia dada por la siguiente fórmula basada en aplicar la ley de Ohm.

$$R = \frac{V_R}{I}$$

Donde  es la caída de tensión de la resistencia limitadora. Su valor está definido por la siguiente fórmula.

$$V_R = V_{CC} - V_{LED} = 5V - 2.2V = 2.8V$$

Donde $V_{CC}$ es la tensión de alimentación ($5V$ en este caso), y $V_{LED}$ es la tensión necesaria para encender el LED ($2.2V$ en este caso).

Teniendo en cuenta que el LED tiene un valor de corriente mínima y máxima para su correcto funcionamiento, se aplica la fórmula para ambos valores de corriente.

Para la corriente mínima:

$$I_{min} = 10mA = 0.01A \qquad R_{min} = \frac{V_R}{I_{min}} = \frac{2.8V}{0.01A} = 280\Omega$$

Para la corriente máxima:

$$I_{max} = 25mA = 0.025A \qquad R_{max} = \frac{V_R}{I_{max}} = \frac{2.8V}{0.025A} = 112\Omega$$

Por lo tanto, para que cada LED encienda correctamente se debe colocar una resistencia en serie con un valor dentro del rango: $112\Omega < R_{lim} < 280\Omega$

Los valores de resistencia cercanos a $280\Omega$ provocan que el LED genere una iluminación tenue con un menor consumo de corriente, mientras los valores de resistencia cercanos a $112\Omega$ generan una mayor iluminación con un mayor consumo de corriente y más riesgo a dañar el LED.